#2

PATENT 83371.0002

Express Mail Label No. EL 894 838 027 US

Art Unit: Not assigned

Examiner: Not assigned

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Hideo SHINOZAWA et al.

Serial No: Not assigned

Filed: November 15, 2001

For: SEMICONDUCTOR LASER, METHOD

FOR FABRICATING THEREOF, AND METHOD FOR MOUNTING THEREOF

# TRANSMITTAL OF PRIORITY DOCUMENT

Box PATENT APPLICATION Assistant Commissioner for Patents Washington, D.C. 20231

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2000-364491 which was filed November 30, 2000, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.P.

Date: November 15, 2001

Registration No. 44,228

Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071 Telephone: 213-337-6700

Facsimile: 213-337-6701

\\LA - 72761/300 - #122311 v1





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:


2000年11月30日

出願番号 Application Number:

特願2000-364491

出 願 人 Applicant(s):

株式会社東芝



<

2001年 8月 3日

特許庁長官 Commissioner, Japan Patent Office





出証番号 出証特2001-3069606

o. \* o i.5)

【書類名】 特許願

【整理番号】 DTK00-029

【提出日】 平成12年11月30日

【あて先】 特許庁長官殿

【国際特許分類】 H01S 3/18

【発明の名称】 半導体レーザ、半導体レーザの製造方法および半導体レ

ーザの実装方法

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 塩澤 秀夫

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 山本 善生

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 野々村 敏幸

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 福岡 和雄

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社東芝

【代理人】

【識別番号】 100077849

【弁理士】

【氏名又は名称】 須山 佐一

【手数料の表示】

【予納台帳番号】 014395

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体レーザ、半導体レーザの製造方法および半導体レーザの 実装方法

【特許請求の範囲】

【請求項1】 レーザストライプ部の盛り上がりに比べて高さのより高い盛り上がりがその周辺領域に形成されていることを特徴とする半導体レーザ。

【請求項2】 基板と、

前記基板に形成されたレーザストライプ部と、

前記レーザストライプ部の両端に形成された共振器面と、

前記基板に形成され、前記レーザストライプ部両端の少なくとも一方をレーザチップのマウント面と所定の間隔を隔てて保持する間隔保持部を備えることを特徴とする半導体レーザ。

【請求項3】 第1導電型基板と、

前記第1導電型基板上に形成された第1導電型クラッド層と、

前記第1導電型クラッド層上に形成された活性層と、

前記活性層上に形成された第2導電型クラッド層と、

前記第2導電型クラッド層上に形成された前記第2導電型リッジストライプ型 光導波路と、

前記第2導電型クラッド層上に形成され、前記第2導電型リッジストライプ型 光導波路以外の領域に設けられた第2導電型突起部とを備えることを特徴とする 半導体レーザ。

【請求項4】 前記第2導電型突起部は、前記第2導電型リッジストライプ型光導波路と平行に設けられた第2導電型リッジストライプであることを特徴とする請求項3記載の半導体レーザ。

【請求項5】 前記第2導電型クラッド層上に前記第2導電型突起部を覆うようにして形成され、前記第2導電型リッジストライプ型光導波路以外の領域に設けられた第1導電型電流阻止層を備えることを特徴とする請求項3または4記載の半導体レーザ。

【請求項6】 前端面保護膜と、

前記前端面保護膜よりも反射率の高い後端面保護膜とを備えることを特徴とする請求項3~5のいずれか1項記載の半導体レーザ。

【請求項7】 第1導電型基板はGaAsであり、

前記クラッド層はInGaA1Pであり、

前記活性層はInGaAlP系多重量子井戸構造であることを特徴とする請求項3~6のいずれか1項記載の半導体レーザ。

【請求項8】 第1導電型基板上に第1導電型クラッド層を形成する工程と

前記第1導電型クラッド層上に活性層を形成する工程と、

前記活性層上に第2導電型クラッドを形成する工程と、

前記第2導電型クラッド層上に第2導電型半導体層を形成する工程と、

第2導電型半導体層上に酸化膜を形成する工程と、

パターニングされた前記酸化膜をマスクとして前記第2導電型半導体層をエッチングすることにより、前記第2導電型クラッド層上に第2導電型リッジストライプ型光導波路および第2導電型突起部を形成する工程と、

前記第2導電型突起部上に形成されている酸化膜を除去する工程と、

前記第2導電型リッジストライプ型光導波路上に形成されている酸化膜をマスクとして、第1導電型半導体層を積層する工程と、

前記第2導電型リッジストライプ型光導波路上に形成されている酸化膜を除去 した後、第2導電型コンタクト層を積層する工程とを備えることを特徴とする半 導体レーザの製造方法。

【請求項9】 レーザストライプ部両端の少なくとも一方がレーザチップのマウント面と所定の間隔を隔ててマウントされることを特徴とする半導体レーザの実装方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法に関し、特に、リッジストライプ構造を有する半導体レーザに適用して好適

なものである。

[0002]

【従来の技術】

従来の半導体レーザでは、半導体レーザの共振器端面を保護するために、端面 保護膜が形成され、さらに、生産効率を向上させるために、はんだ層をレーザチップ側に設けたものがある。

[0003]

図8は、従来の650nm帯半導体レーザの概略構成を示す斜視図である。図8において、n型GaAs基板1上には、n型InGaAlPクラッド層2、InGaAlPMQW(多重量子井戸)活性層3、p型InGaAlPクラッド層4およびp型InGaPエッチングストップ層5が順次積層され、さらに、p型InGaPエッチングストップ層5上にはp型InGaAlPリッジストライプ型光導波層6が形成されている。p型InGaAlPリッジストライプ型光導波層6の両側には、n型GaAs電流阻止層7が形成され、p型InGaAlPリッジストライプ型光導波層6の両側には、n型GaAs電流阻止層7が形成され、p型InGaAlPリッジストライプ型光導波層6およびn型GaAs電流阻止層7上には、p型GaAsコンタクト層8が形成されている。

[0004]

さらに、p型GaAsコンタクト層8上には、p側電極9およびはんだ層10が形成され、n型GaAs基板1の裏面にはn側電極11が形成されている。ここで、はんだ層10が形成されたレーザストライプ面上には、p型InGaAlPリッジストライプ型光導波層6に対応した光導波部盛り上がり13が発生している。

[0005]

また、共振器端面には、前端面保護膜12aおよび後端面保護膜12bが形成され、これらの前端面保護膜12aおよび後端面保護膜12bはチップ上下面にも回り込むため、10数μm程度の長さの端面保護膜回り込み部14が形成されている。

[0006]

図9は、従来の半導体レーザの端面保護膜形成工程および実装工程を示す斜視

図である。図9(a)に示すように、ウェハ状基板1にはんだ層10が形成されると、図9(b)に示すように、ウェハ状基板1を劈開する。これにより、ウェハ状基板1がバー状に切断され、劈開面には共振器面が形成される。

[0007]

次に、図9(c)に示すように、劈開されたバー状基板1を上下に積み上げ、 劈開面へのスパッタを行うことにより、前端面保護膜12aおよび後端面保護膜12bを劈開面に形成する。ここで、このスパッタ時に、前端面保護膜12aおよび後端面保護膜12bがバー状基板1の上下面に回り込んで形成されるため、バー状基板1の上下面に端面保護膜回り込み部14が形成される。

[0008]

次に、図9(d)に示すように、バー状基板1をスクライブすることにより、 バー状基板1をチップ状に切断する。

[0009]

次に、図9(e)に示すように、半導体レーザチップのレーザストライプ面を下にしてヒートシンク15上にマウントする。そして、この半導体レーザチップをコレットで押さえ付けながら加熱することにより、半導体レーザチップをはんだ層10を介してヒートシンク15に融着する。

[0010]

【発明が解決しようとする課題】

しかしながら、従来の半導体レーザの製造方法では、レーザストライプ面を下にしてヒートシンク15上にマウントすると、後端面保護膜12bにかかる圧縮 応力が光導波部盛り上がり13近傍に集中し、端面保護膜12bの剥離18が発光点17近傍で発生するという問題があった。

[0011]

図10は、この剥離18の発生メカニズムを説明するための図であり、図9の C-D線で切断した融着前後の状態を示す断面図である。

[0012]

図10において、半導体レーザチップの加熱加圧融着を行うと、はんだ層10 が溶け出し、端面保護膜回り込み部14を介して後端面保護膜12bが圧縮応力

を受ける。ここで、レーザストライプ面上では、発光点17近傍の光導波部盛り上がり13部分が他の部分に比べて高くなっているため、圧縮応力は光導波部盛り上がり13に集中する。このため、発光点17近傍の後端面保護膜12bと劈開面と間にせん断応力が発生し、端面保護膜12bの剥離18が発光点17近傍で起こる。端面保護膜12bの剥離18が起こると、発光点17での反射率が変化する。端面保護膜12bを介して出射される後方出射光20は、通常、モニタ光として利用されており、このモニタ光の出力が変動すると、モニタ信号強度不良となり、製造歩留まりが悪化する。

#### [0013]

また、端面保護膜12bの剥離18が起こると、劈開面の腐食が生じ易くなり、半導体レーザの信頼性が劣化する。

#### [0014]

そこで、本発明の目的は、端面保護膜の剥離を防止することが可能な半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法を提供することである。

#### [0015]

#### 【課題を解決するための手段】

上述した課題を解決するために、請求項1記載の発明によれば、レーザストライプ部の盛り上がりに比べて高さのより高い盛り上がりがその周辺領域に形成されていることを特徴とする。

#### [0016]

これにより、レーザストライプ面を下にしてレーザチップをヒートシンク上にマウントした場合においても、レーザストライプ部がヒートシンクに接触しないようにすることができ、レーザストライプ部近傍の保護膜の端面剥離を防止することが可能となる。

#### [0017]

また、請求項2記載の発明によれば、基板と、前記基板に形成されたレーザストライプ部と、前記レーザストライプ部の両端に形成された共振器面と、前記基板に形成され、前記レーザストライプ部両端の少なくとも一方をレーザチップの

マウント面と所定の間隔を隔てて保持する間隔保持部を備えることを特徴とする

[0018]

これにより、レーザストライプ面を下にしてレーザチップをヒートシンク上にマウントした場合においても、レーザストライプ部がヒートシンクに接触しないようにレーザチップをヒートシンク上で保持することができ、レーザストライプ 部両端に応力がかかることを防止することが可能となる。

[0019]

また、請求項3記載の発明によれば、第1導電型基板と、前記第1導電型基板 上に形成された第1導電型クラッド層と、前記第1導電型クラッド層上に形成さ れた活性層と、前記活性層上に形成された第2導電型クラッド層と、前記第2導 電型クラッド層上に形成された前記第2導電型リッジストライプ型光導波路と、 前記第2導電型クラッド層上に形成され、前記第2導電型リッジストライプ型光 導波路以外の領域に設けられた第2導電型突起部とを備えることを特徴とする。

[0020]

これにより、リッジストライプ型光導波路部分に盛り上がりがある場合においても、新たな積層面を形成することなく、それより大きな盛り上がりをリッジストライプ型光導波路以外の領域に形成することが可能となる。このため、リッジストライプ型光導波路部分を下にしてマウントした場合においても、リッジストライプ型光導波路部分がヒートシンクに接触しないようにすることができ、発光点近傍での端面保護膜の剥離を防止することができる。。

[0021]

また、請求項4記載の発明によれば、前記第2導電型突起部は、前記第2導電型リッジストライプ型光導波路と平行に設けられた第2導電型リッジストライプであることを特徴とする。

[0022]

これにより、リッジストライプ型光導波路部分がヒートシンクに接触しないようにマウントした場合においても、熱放散性を確保しつつ、レーザチップをヒートシンク上に安定してマウントすることができる。

[0023]

また、請求項5記載の発明によれば、前記第2導電型クラッド層上に前記第2 導電型突起部を覆うようにして形成され、前記第2導電型リッジストライプ型光 導波路以外の領域に設けられた第1導電型電流阻止層を備えることを特徴とする

[0024]

これにより、発光部分に電流を効率よく流すことができ、しきい値電流を低減 することができる。

[0025]

また、請求項6記載の発明によれば、前端面保護膜と、前記前端面保護膜より も反射率の高い後端面保護膜とを備えることを特徴とする。

[0026]

これにより、出射光を効率よく取り出すことができ、光パワーを容易に増大させることができる。

[0027]

また、請求項7記載の発明によれば、第1導電型基板はGaAsであり、前記クラッド層はInGaAlPであり、前記活性層はInGaAlP系多重量子井戸構造であることを特徴とする。

[0028]

これにより、しきい値電流の増加を抑制しつつ、650nm帯のレーザ光を効率よく得ることができる。

[0029]

また、請求項8記載の発明によれば、第1導電型基板上に第1導電型クラッド層を形成する工程と、前記第1導電型クラッド層上に活性層を形成する工程と、前記活性層上に第2導電型クラッドを形成する工程と、前記第2導電型クラッド層上に第2導電型半導体層を形成する工程と、第2導電型半導体層上に酸化膜を形成する工程と、パターニングされた前記酸化膜をマスクとして前記第2導電型半導体層をエッチングすることにより、前記第2導電型クラッド層上に第2導電型リッジストライプ型光導波路および第2導電型突起部を形成する工程と、前記



第2導電型突起部上に形成されている酸化膜を除去する工程と、前記第2導電型 リッジストライプ型光導波路上に形成されている酸化膜をマスクとして、第1導 電型半導体層を積層する工程と、前記第2導電型リッジストライプ型光導波路上 に形成されている酸化膜を除去した後、第2導電型コンタクト層を積層する工程 とを備えることを特徴とする。

[0030]

これにより、リッジストライプ型光導波路形成時のパターニングを変更するだけで、リッジストライプ型光導波路部分に形成される盛り上がりより大きな盛り上がりを、リッジストライプ型光導波路以外の領域に形成することが可能となり、新たな積層層の形成や新たなエッチング工程の追加を伴うことなく、リッジストライプ型光導波路部分がヒートシンクに接触しないようにすることができる。

[0031]

また、請求項9記載の発明によれば、レーザストライプ部両端の少なくとも一方がレーザチップのマウント面と所定の間隔を隔ててマウントすることを特徴とする。

[0032]

これにより、レーザストライプ面を下にしてレーザチップをヒートシンク上に マウントした場合においても、レーザストライプ部両端に応力がかかることを防 止することが可能となり、端面保護膜の剥離を防止することができる。

[0033]

【発明の実施の形態】

以下、本発明の実施形態に係わる半導体レーザについて図面を参照しながら説明する。

[0034]

図1は、本発明の第1実施形態に係わる半導体レーザの概略構成を示す斜視図である。図1において、n型GaAs基板1上には、n型InGaAlPクラッド層2、InGaAlPMQW活性層3、p型InGaAlPクラッド層4およびp型InGaPエッチングストップ層5が順次積層され、さらに、p型InGaPエッチングストップ層5上には、p型InGaAlPリッジストライプ型光

導波層6に加え、p型InGaAlPリッジストライプ6aが形成されている。 また、p型InGaAlPリッジストライプ型光導波層6の両側には、p型In GaAlPリッジストライプ6aを覆うようにしてn型GaAs電流阻止層7が 形成され、p型InGaAlPリッジストライプ型光導波層6およびn型GaA s電流阻止層7上には、p型GaAsコンタクト層8が形成されている。

[0035]

ここで、これらの層の形成は、例えば、MOCVD(有機金属気相エピタキシャル成長)、MBE(分子線エピタキシャル成長)、またはALE(原子層エピタキシー)などの方法で行うことができる。

[0036]

p型GaAsコンタクト層8上には、p側電極9およびはんだ層10が形成され、n型GaAs基板1の裏面にはn側電極11が形成されている。

[0037]

また、はんだ層10が形成されたレーザストライプ面上には、p型InGaA 1Pリッジストライプ型光導波層6に対応した光導波部盛り上がり13が形成されるとともに、p型InGaA1Pリッジストライプ6aに対応した光非導波部盛り上がり13aが形成されている。

[0038]

ここで、n型GaAs電流阻止層7は、p型InGaAlPリッジストライプ型光導波層6上には形成されないのに対し、p型InGaAlPリッジストライプ6a上には形成されるため、光非導波部盛り上がり13aは、光導波部盛り上がり13よりも1μm程度高さが高くなっている。

[0039]

また、共振器端面には、前端面保護膜12aおよび後端面保護膜12bが形成され、これらの前端面保護膜12aおよび後端面保護膜12bはチップ上下面にも回り込むため、10数μm程度の端面保護膜回り込み部14が形成されている。なお、後端面保護膜12bの反射率を前端面保護膜12aより反射率を高くし、前方出射光19を効率よく取り出すようにしてもよい。

[0040]

p側電極9から供給された電流は、p型GaAsコンタクト層8を介してp型InGaA1Pリッジストライプ型光導波層6に流れ、p型InGaA1Pリッジストライプ型光導波層6下のInGaA1PMQW活性層3に注入され、この領域でレーザ発振が行われる。ここで、p型InGaA1Pリッジストライプ型光導波層6の両側にはn型GaAs電流阻止層7が形成され、このn型GaAs電流阻止層7に電流が流れることはない。このため、p型InGaA1Pリッジストライプ型光導波層6下のInGaA1PMQW活性層3に電流を効率よく注入することができ、しきい値電流を下げることができる。

#### [0041]

図2は、本発明の第1実施形態に係わる半導体レーザの実装工程を示す斜視図である。図2(a)に示すように、ウェハ状基板1にはんだ層10が形成されると、図2(b)に示すように、ウェハ状基板1を劈開する。これにより、ウェハ状基板1がバー状に切断され、劈開面には共振器面が形成される。なお、はんだ層10が形成されたレーザストライプ面上には、光導波部盛り上がり13に加え、光非導波部盛り上がり13 a も形成されている。

#### [0042]

次に、図2(c)に示すように、劈開されたバー状基板1を上下に積み上げ、 劈開面へのスパッタを行うことにより、前端面保護膜12aおよび後端面保護膜12bを劈開面に形成する。

#### [0043]

次に、図2(d)に示すように、バー状基板1をチップ状にスクライブすることにより、半導体レーザチップを形成する。

#### [0044]

次に、図2(e)に示すように、光導波部盛り上がり13および光非導波部盛り上がり13aが形成されたレーザストライプ面を下にして、半導体レーザチップをヒートシンク15上にマウントする。そして、この半導体レーザチップをコレットで押さえ付けながら加熱することにより、半導体レーザチップをはんだ層10を介してヒートシンク15に融着する。

#### [0045]

ここで、半導体レーザチップの加熱加圧融着を行うと、はんだ層10が溶け出し、端面保護膜回り込み部14を介して後端面保護膜12bが圧縮応力を受ける。しかし、半導体レーザチップのレーザストライプ面上には、光導波部盛り上がり13よりも高さの高い光非導波部盛り上がり13aが形成されている。このため、光導波部盛り上がり13が形成されているレーザストライプ面を下にして、半導体レーザチップをヒートシンク15上にマウントした場合においても、光導波部盛り上がり13がヒートシンク15に接しないようにしつつ、半導体レーザチップを光非導波部盛り上がり13aで支えることができる。

#### [0046]

この結果、後端面保護膜12bにかかる圧縮応力を光非導波部盛り上がり13 aに集中させることが可能となり、圧縮応力が光導波部盛り上がり13にかからないようにできる。このため、端面保護膜12bの剥離18aを発光点17から離れた場所で発生させ、発光点17近傍では端面保護膜12bの剥離18aが起こらないようにすることが可能となることから、発光点17での反射率の変化を防止して、モニタ信号強度不良による製造歩留まりの悪化を低減することができる。

#### [0047]

図3および図4は、本発明の第1実施形態に係わる半導体レーザの製造工程を 示す断面図である。

#### [0048]

図3 (a) に示すように、MOCVDなどの方法により、n型InGaAlPクラッド層2、InGaAlPMQW活性層3、p型InGaAlPクラッド層4、p型InGaPエッチングストップ層5およびp型InGaAlP層6をn型GaAs基板1上に順次積層する。

#### [0049]

次に、図3(b)に示すように、CVDまたはスパッタなどの方法により、酸化珪素膜を全面に形成し、この酸化珪素膜をリソグラフィー技術およびエッチング技術を用いてパターニングすることにより、p型InGaAlPリッジストライプ型光導波層6に対応した酸化珪素膜30を形成するとともに、p型InGa

A1Pリッジストライプ6aに対応した酸化珪素膜30aを形成する。

[0050]

そして、これらの酸化珪素膜30、30aをマスクとしてエッチングを行うことにより、p型InGaAlPリッジストライプ型光導波層6およびp型InGaAlPリッジストライプ6aを形成する。ここで、p型InGaAlP層6下には、p型InGaPエッチングストップ層5が形成され、p型InGaAlP層6とp型InGaPエッチングストップ層5との選択比を大きくすることができる。このため、p型InGaAlPクラッド層4とp型InGaAlP層6との選択比が小さい場合においても、p型InGaAlP層6のエッチングをp型InGaPエッチングストップ層5の位置で止めることができ、p型InGaAlPリッジストライプ型光導波層6およびp型InGaAlPリッジストライプ

[0051]

次に、図3(c)に示すように、リソグラフィー技術およびエッチング技術を用いることにより、p型InGaAlPリッジストライプ6a上の酸化珪素膜30aを除去する。

[0052]

次に、図4(a)に示すように、p型InGaAlPリッジストライプ型光導波層6上の酸化珪素膜30を残したまま、MOCVDなどの方法により、n型GaAs電流阻止層7を形成する。ここで、n型GaAs電流阻止層7は酸化珪素膜30上には形成されないので、p型InGaAlPリッジストライプ型光導波層6両側に、p型InGaAlPリッジストライプ6aを覆うようにしてn型GaAs電流阻止層7を形成することができる。このため、n型GaAs電流阻止層7を形成することができる。このため、n型GaAs電流阻止層7を形成する際のp型InGaAlPリッジストライプ型光導波層6両端の盛り上がりに対し、p型InGaAlPリッジストライプ6a上のn型GaAs電流阻止層7の盛り上がりを大きくすることができる。

[0053]

次に、図4(b)に示すように、p型InGaAlPリッジストライプ型光導 波層6上の酸化珪素膜30を除去し、MOCVDなどの方法により、p型GaA

[0054]

このように、上述した実施形態では、リッジストライプ型光導波層 6 形成時のパターニング工程を変更するだけで、光導波部盛り上がり 1 3 よりも高さの高い光非導波部盛り上がり 1 3 a をレーザストライプ面上に形成することができ、半導体レーザチップ実装時の歩留まりを向上させることができる。。

[0055]

なお、上述した実施形態では、半導体レーザチップをヒートシンク15上にマウントする際に、光導波部盛り上がり13がヒートシンク15に接しないようにするために、光導波部盛り上がり13に両側にストライプ状の光非導波部盛り上がり13aを形成する場合について説明したが、光非導波部盛り上がり13aはストライプ形状に限定されることなく、熱放散性や信頼性などを考慮して様々の形状とすることができる。

[0056]

図5 (a) は、本発明の第2実施形態に係わる半導体レーザの概略構成を示す 斜視図である。図5 (a) において、光導波部盛り上がり13より高さの高いストライプ状の光非導波部盛り上がり13bが、半導体レーザチップの劈開面にかからないようにして、光導波部盛り上がり13の両側にが形成されている。

[0057]

これにより、レーザストライプ面を下にして半導体レーザチップをヒートシンク15上にマウントした場合においても、端面保護膜12a、12bのいずれの部分にも圧縮応力がかかることを防止することができる。このため、図9の端面保護膜12bの剥離18だけでなく、図2の端面保護膜12bの剥離18aも防止することが可能となり、劈開面の腐食を防止して、半導体レーザの信頼性をより一層向上させることが可能となる。

[0058]

図5(b)は、本発明の第3実施形態に係わる半導体レーザの概略構成を示す 斜視図である。図5(b)において、光導波部盛り上がり13より高さの高いストライプ状の光非導波部盛り上がり13cが、端面保護膜12b側にのみ形成されている。

[0059]

ここで、半導体レーザチップは、前方出射光19がヒートシンク15でけられて、主ビームと干渉を起こし、遠視野像が乱れることを防止するため、図10に示すように、半導体レーザチップの前方がヒートシンク15から飛び出した状態でマウントされる。

[0060]

このようなマウント方法では、半導体レーザチップの加圧加熱融着時において も、前端面保護膜12aが圧縮応力を受けることがなく、前端面保護膜12aの 剥がれはほとんど生じない。

[0061]

このため、ストライプ状の光非導波部盛り上がり13cを端面保護膜12b側にのみ形成した場合においても、発光点17近傍での保護膜の剥離を防止することができる。

[0062]

図6は、本発明の第4実施形態に係わる半導体レーザの概略構成を示す斜視図である。なお、この第4実施形態は、発光点近傍での保護膜の剥離防止を、2波長半導体レーザに対して適用するようにしたものである。

[0063]

図6において、n型GaAs基板41には、650nm波長帯発光点57と780nm波長帯発光点77が設けられ、これらの発光点57、77に対応して、光導波部盛り上がり53、73がn型GaAs基板41上に形成されている。

[0064]

ここで、光導波部盛り上がり53、73より高さの高いストライプ状の光非導 波部盛り上がり57a、77aが、光導波部盛り上がり53、73の両側に形成 されている。これにより、レーザストライプ面を下にしてヒートシンク上にマウ

ントした場合においても、光導波部盛り上がり53、73がヒートシンクに接しないようにすることができ、発光点57、77が複数ある場合においても、発光点57、77近傍での保護膜の剥離を防止することができる。

[0065]

図7は、図6のA-B線で切断した断面図である。図7において、n型GaAs基板41上には、n型InGaAlPクラッド層42、62が形成され、650nm波長帯領域54には、InGaAlPMQW活性層43が形成され、780nm波長帯領域74には、AlGaAsMQW活性層63が形成されている。

[0066]

さらに、各InGaAIPMQW活性層43およびAIGaAsMQW活性層63上には、p型InGaAIPクラッド層44、64およびp型InGaPエッチングストップ層45、65がそれぞれ積層され、さらに、各p型InGaPエッチングストップ層45、65上には、p型InGaAIPリッジストライプ型光導波層46、66に加え、p型InGaAIPリッジストライプ46a、66aが形成されている。また、p型InGaAIPリッジストライプ型光導波層46、66の両側には、各p型InGaAIPリッジストライプ46a、66aを覆うようにしてn型GaAs電流阻止層47、67が形成され、各p型InGaAIPリッジストライプ型光導波層46、66およびn型GaAs電流阻止層47、67上には、p型GaAsコンタクト層48、68が形成されている。

[0067]

p型GaAsコンタクト層48、68上には、p側電極49およびはんだ層5が形成され、n型GaAs基板41の裏面にはn側電極51が形成されている。

[0068]

ここで、650nm波長帯領域54と780nm波長帯領域74とは分離溝55で分離されている。

[0069]

また、はんだ層50が形成されたレーザストライプ面上には、p型InGaA 1Pリッジストライプ型光導波層46、66にそれぞれ対応した光導波部盛り上がり53、73が形成されるとともに、p型InGaA1Pリッジストライプ4 6 a、66 a にそれぞれ対応した光非導波部盛り上がり53 a、73 a が形成されている。

[0070]

なお、上述した実施形態では、光導波部盛り上がり13がヒートシンク15に接しないようにするため、さらに大きな盛り上がりをその周辺領域に形成する方法について説明したが、光導波部盛り上がり13部分をエッチングなどで削り取るようにしてもよい。

[0071]

【発明の効果】

以上説明したように、本発明によれば、レーザストライプ部両端に応力がかか ることを防止することが可能となり、端面保護膜の剥離を防止することができる

#### 【図面の簡単な説明】

【図1】

本発明の第1実施形態に係わる半導体レーザの概略構成を示す斜視図である。

【図2】

本発明の第1実施形態に係わる半導体レーザの実装工程を示す斜視図である。

【図3】

本発明の第1実施形態に係わる半導体レーザの製造工程を示す断面図である。

【図4】

本発明の第1実施形態に係わる半導体レーザの製造工程を示す断面図である。

【図5】

図5 (a)は、本発明の第2実施形態に係わる半導体レーザの概略構成を示す 斜視図、図5 (b)は、本発明の第3実施形態に係わる半導体レーザの概略構成 を示す斜視図である。

【図6】

本発明の第4 実施形態に係わる半導体レーザの概略構成を示す斜視図である。

【図7】

図6のA-B線で切断した断面図である。

# 【図8】

従来の半導体レーザの概略構成を示す斜視図である。

# 【図9】

従来の半導体レーザの端面保護膜形成工程および実装工程を示す斜視図である

### 【図10】

図9のC-D線で切断した融着前後の状態を示す断面図である。


### 【符号の説明】

- 1、41 n型GaAs基板
- 2、42、62 n型InGaAlPクラッド層
- 3、43、63 InGaAlPMQW活性層
- 4、44、64 p型InGaAlPクラッド層
- 5、45、65 p型InGaPエッチングストップ層
- 6、46、66 p型InGaAlPリッジストライプ型光導波層
- 6a、46a、66a p型InGaAlPリッジストライプ
- 7、47、67 n型GaAs電流阻止層
- 8、48、68 p型GaAsコンタクト層
- 9、49 p 側電極
- 10、50 はんだ層
- 11 n側電極
- 12a 前端面保護膜
- 12b 後端面保護膜
- 13、53、73 光導波部盛り上がり
- 13a、13b、13c、53a、73a 光非導波部盛り上がり
- 14 端面保護膜回り込み
- 15 ヒートシンク
- 16 はんだ
- 17、57、77 発光点
- 18a 端面保護膜の剥離


- 19 前方出射ビーム
- 20 後方出射ビーム
- 5 5 分離溝


【書類名】 図面


# 【図1】





















【図3】










【図4】






【図5】







【図6】




# 【図7】




【図8】





# 【図9】



【図10】







【書類名】 要約書

【要約】

【課題】 半導体レーザの端面保護膜の剥離を防止する。

【解決手段】 p型InGaPエッチングストップ層5上に、p型InGaAlPリッジストライプ型光導波層6に加え、p型InGaAlPリッジストライプ6aを形成することにより、光導波部盛り上がり13の両側に光非導波部盛り上がり13aを形成する。

【選択図】 図1

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝

2. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝